IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of)
Soichi KOBAYASHI et al.) Oroup Art Unit: Unassigned
Application No.: Unassigned) Examiner: Unassigned
Filed: August 4, 2003) Confirmation No.: Unassigned
For: SEMICONDUCTOR INTEGRATED CIRCUIT CAPABLE OF TESTING WITH SMALL SCALE CIRCUIT CONFIGURATION))))

CLAIM FOR CONVENTION PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed:

Japanese Patent Application No. 2003-073951

Filed: March 18, 2003

In support of this claim, enclosed is a certified copy of said prior foreign application. Said prior foreign application was referred to in the oath or declaration. Acknowledgment of receipt of the certified copy is requested.

Respectfully submitted,

BURNS, DOANE, SWECKER & MATHIS, L.L.P.

By: Platon N. Mandros

Registration No. 22,124

P.O. Box 1404 Alexandria, Virginia 22313-1404 (703) 836-6620

Date: <u>August 4, 2003</u>

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 3月18日

出 願 番 号

Application Number:

特願2003-073951

[ST.10/C]:

[JP2003-073951]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 4月15日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2003-073951

【書類名】

特許願

【整理番号】

543034JP01

【提出日】

平成15年 3月18日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 29/00

G11C 11/34

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

小林 聡一

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

山崎 義明

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

島津 之彦

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】

深見 久郎

【選任した代理人】

【識別番号】

100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路

【特許請求の範囲】

【請求項1】 テストモード時に、活性化されたワード線に接続されている 各メモリセルから読出されたデータの値と、前記各メモリから読出されるべき期 待値とを、カラムごとに比較する比較器と、

前記比較器による比較結果に基づくエラーデータを累積保持するエラーレジス タとを備え、

前記エラーデータの各ビットは、対応するカラムについての前記比較器による 比較結果を示し、

前記各ビットは、前記対応するカラムについての比較結果がどのワード線を活性化したときでも常に等しいときには、第1の論理値をとり、前記対応するカラムについての比較結果が一度でも異なるときには、第2の論理値をとる、半導体集積回路。

【請求項2】 前記半導体集積回路は、共通の内部データバスに接続され、 テストモード時には、メモリセルからの読出し動作が同時に行なわれる複数個の モジュールを有し、

前記各モジュールは、

テストモード時には、メモリセルから読出されたデータを内部データバスへ出力させないスイッチ回路を備えた、請求項1記載の半導体集積回路。

【請求項3】 前記半導体集積回路は、それぞれのチップセレクト信号によって動作が制御される複数個のモジュールを有し、

前記各モジュールは、

テストモード時には、前記チップセレクト信号の値の如何に係らず、メモリセルからのデータの読出し処理または書込処理の制御を行なう制御回路を備える、 請求項1記載の半導体集積回路。

【請求項4】 前記複数のモジュールは、共通の内部アドレスバスを通じて送られる共通のアドレス信号が入力され、前記複数個のモジュールのワード線の数が異なるときに、

前記ワード線の数が最大ではないモジュールにおける前記制御回路は、

アドレス信号を構成する1個以上の所定のビットの値が所定の値のときのみ、 前記チップセレクト信号の値の如何に係らず、メモリセルからのデータの読出し 処理または書込処理の制御を行ない、

前記所定のビットは、テストモード時に、前記ワード線数が最大のモジュール内のワード線の特定に用いられ、かつ自己のモジュールのワード線の特定には用いられないビットである、請求項3記載の半導体集積回路。

【請求項5】 前記半導体集積回路は、共通のアドレス信号が入力され、前 記アドレス信号を構成する1個以上のビットによって動作が制御される複数個の バンクを有し、

前記各バンクは、

テストモード時には、前記動作の制御を行なうアドレス信号を構成する1個以上のビットの値の如何に係らず、メモリセルからのデータの読出し処理または書 込処理の制御を行なう制御回路を備える、請求項1記載の半導体集積回路。

【請求項6】 前記半導体集積回路は、カラム単位の冗長回路を有する、請求項1記載の半導体集積回路。

【請求項7】 前記エラーレジスタは、アドレス信号が所定の値を示すとき に、保持しているエラーデータを出力し、

前記エラーデータを受けて、前記冗長回路を用いて欠陥のあるメモリセルを救済するための救済コードを生成する救済コード生成回路とを備えた請求項6記載の半導体集積回路。

【請求項8】 前記半導体集積回路は、

少なくとも1つのヒューズ素子を含み、前記ヒューズ素子の状態に応じた救済 コードを出力するプログラム回路と、

救済コードを保持するレジスタと、

前記プログラム回路から出力される救済コード、および前記レジスタから出力 される救済コードのいずれかを選択して出力するセレクタと、

前記セレクタから出力される救済コードに応じて、欠陥のあるメモリセルの救済の制御を行なう救済制御回路とを備えた請求項7記載の半導体集積回路。

【請求項9】 前記半導体集積回路は、

少なくとも1つのヒューズ素子を含み、前記ヒューズ素子の状態に応じた救済 コードを出力するプログラム回路と、

救済コードを保持するレジスタと、

前記プログラム回路から出力される救済コード、および前記レジスタから出力 される救済コードのいずれかを選択して出力するセレクタと、

前記セレクタから出力される救済コードに応じて、欠陥のあるメモリセルの救済の制御を行なう救済制御回路と、 -

2段階のテストの実行を制御するプロセッサとを備え、

前記プロセッサは、第1段階のテストにおいて、前記救済制御回路により救済 を行なわせることなく、メモリセルへのテストデータの書込み、およびメモリセ ルからのテストデータの読出しを制御し、

前記第1段階のテストによって前記エラーレジスタに格納されたエラーデータ に応じた救済コードを生成して前記レジスタに格納させ、

第2段階のテストにおいて、前記セレクタに、前記レジスタからの救済コードを出力させて前記救済制御回路による救済を行なわせつつ、メモリセルへのテストデータの書込み、およびメモリセルからのテストデータの読出しを制御する、請求項6記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体集積回路に関し、特に、テスト機能を有する半導体集積回路に関する。

[0002]

【従来の技術】

従来から、冗長回路(スペアメモリ)を内蔵した半導体集積回路が知られている。

[0003]

たとえば、特許文献1では、テコーダを有するメモリアレイと、外部制御ピン

によりテストモードを設定した際にアドレス、読出し/書込み制御信号、書込みデータ、読出し期待値データを制御クロックに応じて生成する第1の制御回路と、前記メモリアレイの読出し結果と前記読出し期待値データを比較する第1の比較器と、この第1の比較器の出力に応じて不一致時に該当アドレスを記憶するアドレスレジスタと、通常動作時に該アドレスレジスタ内アドレスと外部アドレスの比較を行う第2の比較器と、この第2の比較器の出力結果に対応して前記メモリアレイとスペアメモリを切替えてアクセスする第2の制御回路とを具備した半導体集積回路が開示されている。

[0004]

【特許文献1】

特開平1-224998号公報

[0005]

【発明が解決しようとする課題】

しかしながら、上述の特許文献1では、次のような問題がある。

[0006]

まず、冗長回路の数だけのアドレスレジスタが必要となる。そのため半導体集 積回路の規模が大きくなる。

[0007]

また、冗長回路の数よりもエラーの回数、つまり読出し結果と読出し期待値が 異なる回数が多いときには、超過分のエラーが発生したアドレスは、アドレスレ ジスタに記憶できないので、エラーが発生したメモリセルの位置をすべて特定す ることができない。

[0008]

それゆえに、本発明の目的は、回路の規模を大きくすることなく、冗長回路の数よりもエラーの回数が多い場合でも、エラーのあったメモリセルの位置を特定することができるテストを行なう半導体集積回路を提供することである。

[0009]

【課題を解決するための手段】

上記課題を解決するために、この発明に係わる半導体集積回路は、テストモー

ド時に、活性化されたワード線に接続されている各メモリセルから読出されたデータの値と、各メモリから読出されるべき期待値とを、カラムごとに比較する比較器と、比較器による比較結果に基づくエラーデータを累積保持するエラーレジスタとを備える。エラーデータの各ビットは、対応するカラムについての比較器による比較結果を示す。各ビットは、対応するカラムについての比較結果がどのワード線を活性化したときでも常に等しいときには、第1の論理値をとり、対応するカラムについての比較結果が一度でも異なるときには、第2の論理値をとる

[0010]

【発明の実施の形態】

以下、本発明の実施の形態について、図面を用いて説明する。

[0011]

<第1の実施形態>

本実施の形態は、2つのモジュールを含む半導体集積回路におけるメモリテストに関する。

[0012]

(構成)

図1は、第1の実施形態に係る半導体集積回路の構成を示す。同図を参照して、この半導体集積回路100は、2つのモジュールA, Bと、外部バスI/F8と、救済コード生成回路4とを含む。2つのモジュールA, Bとは、共通の内部アドレスバスおよび共通の内部データバスに接続され、通常時には、それぞれのチップセレクト信号によって動作が制御される。

[0013]

(モジュールA)

モジュールAは、SRAMセルアレイ51aと、ゲート回路41aと、ワードドライバ5aと、アドレスデコータ6aと、制御回路7aと、比較器 (CMP) 11aと、エラーレジスタ12aと、アドレスデコーダ13aと、トライステートバッファ14aと、NOR回路20と、AND回路21と、OR回路22と、プログラム回路30aとを含む。

[0014]

SRAMセルアレイ51 a は、行列状に配列され、行方向に4 K 個、列方向に33個のメモリセルを含む。このうちの1列は、冗長回路である。SRAMセルアレイ51 a 内のメモリセルの選択のため、ワード線が4 K 個、ビット線対が33個備えられている。

[0015]

アドレスデコータ6aは、ロウコーダおよびカラムデコーダからなる。

ロウデコーダは、内部アドレスバスを通じて送られる32ビットのアドレス信号の所定の複数ビットで構成されるロウアドレスにしたがって、活性化するワード線を特定する。

[0016]

カラムデコーダは、内部アドレスバスを通じて送られる32ビットのアドレス 信号の所定の複数ビットで構成されるカラムアドレスにしたがって、カラムを選 択する。カラムデコータは、メモリテストモード時には、カラムアドレスの値に 係りなく、すべてのカラムを選択する。

[0017]

[0018]

ワードドライバ5 a は、アドレスデコータ6 a で特定されたロウアドレスに対

応するワード線を活性化させる。

[0019]

アドレスデコーダ13aは、アドレス信号が所定の値のときに「1」 (アサート)となる信号を出力する。

[0020]

トライステートバッファ14 a は、アドレスデコーダ13 a から出力される信号が「1」(アサート)のときに、エラーレジスタ12 a に保持されているエラーデータを内部データバスを通じて外部バスI/F8および救済コード生成回路4へ出力する。

[0021]

ゲート回路41 a は、カラムごとに、つまり各ビット線対ごとに、入出力回路 9 a とトライステートバッファ10 a とを含む。

[0022]

入出力回路9 a は、書込み時には、内部アドレスバスを介して送られる書込みデータをビット線対へ送り、読出し時には、ビット線対のデータを増幅して、読出しデータとしてトライステートバッファ10 a および比較器11 a へ出力する

[0023]

トライステートバッファ10aは、一種のスイッチ回路であり、メモリテストモード信号が「1」(アサート)のときに、入出力回路9aから出力される読出しデータを内部データバスへ出力せず、メモリテストモード信号が「0」(ネゲート)のときに、入出力回路9aから出力される読出しデータを内部データバスへ出力する。これによって、メモリテストモード時には、メモリセルから読出された読出しデータは、内部データバスへ出力されない。これは、メモリテストモード時には、他のモジュールBにおいても、同時にメモリセルからデータが読出されるので、内部データバスにおいて双方の読出しデータが衝突することを防止ためである。

[0024]

メモリテストモード時には、外部制御信号にしたがって、メモリテストモード

信号が「1」(アサート)となる。また、通常時には、外部制御信号にしたがって、モジュールAを選択するときには、チップセレクト信号CS1が「1」(アサート)となる。

[0025]

NOR回路20、AND回路21、およびOR回路22によって、メモリテストモード信号が「1」(アサート)で、かつアドレス信号の18ビット目と19ビット目がいずれも「0」のとき、またはチップセレクト信号CS1が「1」(アサート)のときに、OR回路22からアサートの信号が制御回路7aに送られる。

[0026]

制御回路7aは、SRAMセルアレイ51aへのデータの書込み、およびSRAMセルアレイ51aへのデータの読出しの制御を行なう。制御回路7aは、OR回路22からの信号がアサートのときにのみ、SRAMセルアレイ51aへのデータの書込みまたは読出し処理を行なわせる。これによって、メモリテストモード時には、チップセレクト信号CS1の値の如何に係らず、SRAMセルアレイ51aへのデータの書込みまたは読出しが行なわれる。

[0027]

これにより、モジュールAでは、メモリテストモード信号が「1」(アサート)のときには、アドレス信号の18ビット目と19ビット目が「00」のときのみ、読出しまたは書込み処理が行なわれ、アドレス信号の18ビット目と19ビット目が「01」のとき、「10」のとき、または「11」のときには、読出しまたは書込み処理が行なわれない。これにより、メモリテスト時に、同一のワード線が複数回活性化されるのを防止できる。

[0028]

比較器11 a は、一方で、外部から内部データバスを通じて32ビットの期待値が入力される。入力される期待値の各ビットの値は、その各ビットに対応するカラムから正しくデータが読出されるときの値である。比較器11 a は、他方で、SRAMセルアレイ51 a の32個のカラムからの読出しデータが入力される。比較器11 a は、期待値と読出しデータをカラムごとに、つまり1ビットずつ

、比較を行なう。

[0029]

エラーレジスタ12 a は、比較結果に基づく32ビットのエラーデータを保持する。エラーデータの各ビットは、対応するカラムについての比較結果を示す。この各ビットは、どのワード線を活性化したときでも、比較結果が等しいときには、「0」となり、どれか1つのワード線を活性化したときに、比較結果が異なるときがあったときには、「1」となる。

[0030]

(モジュールB)

モジュールBの構成は、モジュールAの構成と概ね共通する。ただし、モジュールBのSRMAセルアレイ51bは、行方向に4K個、列方向に33個のメモリセルを含む。このうちの1列は、冗長回路である。SRAMセルアレイ51b内のメモリセルの選択のため、ワード線が4K個、ビット線対が33個備えられている。

[0031]

また、モジュールBは、NOR回路20、AND回路21、およびOR回路2 2は含まず、OR回路23を含む。。

[0032]

メモリテストモード時には、外部制御信号にしたがって、メモリテストモード信号が「1」(アサート)となる。また、通常時には、外部制御信号にしたがって、モジュールBを選択するときには、チップセレクト信号CS2が「1」(アサート)となる。OR回路23は、メモリテストモード信号が「1」(アサート)のとき、または、チップセレクト信号CS2が「1」(アサート)のときにアサートとなる信号を制御回路7bに出力する。

[0033]

制御回路7bは、SRAMセルアレイ51bへのデータの書込み、およびSRAMセルアレイ51bへのデータの読出しの制御を行なう。制御回路7bは、OR回路23から出力される信号がアサートのときにのみ、SRAMセルアレイ51bへのデータの書込みまたは読出し処理を行なわせる。これによって、メモリ

テストモード時には、チップセレクト信号CS2の値の如何に係らず、SRAM セルアレイ51bへのデータの書込みまたは読出しが行なわれる。

[0034]

外部バスI/F8は、外部からのアドレス信号を内部アドレスバスへ出力し、 外部からのデータを内部データバスへ出力するとともに、内部データバスを通じ て送られるデータを外部へ出力し、外部からの制御信号をその制御信号に関連す る構成要素へ出力する。

[0035]

救済コード生成回路4は、エラーレジスタ12a, bからデータバスを介して送られてくる32ビットのエラーデータに基づいて1つの不良カラムを特定し、6ビットの救済コードを生成する。6ビットの救済コードの各ビットは、下位ビットから順に、C0、C1、C2、C3、C4、およびC5とする。救済コード生成回路4は、複数の不良カラムがあるときには、1つの不良カラムを選択して、救済コードを生成する。図2は、不良のあるカラムと救済コードとの対応を示す。これによって、エラーレジスタ12a, bに保持されているメモリテスト結果であるエラーデータを用いて、欠陥救済を行なうことができる。

[0036]

(欠陥救済に関連する構成)

図3は、欠陥救済に関連する半導体集積回路内の構成要素を示す。

[0037]

同図では、モジュールAに関しての欠陥救済のための回路を示すが、モジュールBについても同様である。SRAMセルアレイ51aは、カラムリダンダンシ付きSRAMセルアレイであり、1つのスペアカラムを有する。

[0038]

プログラム回路30aは、6個のヒューズ素子F0、F1、F2、F3、F4、およびF5を含み、各ヒューズ素子の設定状態に応じた6ビットの救済コードを出力する。図4は、各ヒューズ素子の状態と救済コードのビットとの対応を示す図である。たとえば、ヒューズ素子F0の状態が非切断のときに、救済コードのビットC0が「0」に設定され、ヒューズ素子F0の状態が切断のときに、救

済コードのビットC0が「1」に設定される。

[0039]

デコーダ31 a および32個のセレクタ35は、救済制御回路81 a を構成する。この救済制御回路81 a により、欠陥のあるメモリセルの救済の制御が行なわれる。

[0040]

デコーダ31 a は、プログラム回路30 a から出力される6 ビットの救済コードより、32 ビットのスペアセレクタ制御信号を出力する。

[0041]

[0042]

セレクタ35は、各カラムに対応して設けられており、スペアセレクタ制御信号が入力される。セレクタ35は、スペアセレクタ制御信号の対応するビットが「0」の場合には、対応するカラムのビット線対を、対応する入出力回路9aと接続し、対応するビットが「1」の場合には、右隣のカラムのビット線対を、対応する入出力回路9aと接続する。

[0043]

 御信号が入力されたときには、第 n 番目 (n = 0~29)のカラムに対応するセレクタは、それぞれ第 n 番目 (n = 0~29)のカラムを選択する。第 3 0 番目のカラムに対応するセレクタは、第 3 1 番目のカラムを選択する。第 3 1 番目のカラムに対応するセレクタは、スペアカラムを選択する。これにより、不良のある第 3 0 番目のカラムへのデータの書込みおよび読出しば、行なわれない。

[0044]

(動作)

次に、テスト動作に係る各種信号の時間変化を示す図6を参照して、この半導体集積回路100のテスト時の動作について説明する。

[0045]

まず、1サイクルごとに、書込み/読出し制御信号R/Wが変化して、書込みと読出しが交互に行なわれる。

[0046]

書込みサイクルにおいて、内部アドレスバスを介してロウアドレス信号が入力 されると、そのロウアドレスに対応するワード線が活性化する。

[0047]

そして、活性化されたワード線に接続している各メモリセルに、内部データバスを介して入力される32ビットのテストデータ32'h0101 0101の対応するビットの値が書込まれる。

[0048]

次に、読出しサイクルにおいて、1サイクル前の書込みサイクルで与えられた ロウアドレスと同一のロウアドレスが与えられ、そのロウアドレスに対応するワード線が活性化する。

[0049]

そして、活性化されたワード線に接続している32個すべてのメモリセルからのデータが32ビットの読出しデータとして出力される。

[0050]

ここで、モジュールAでは、書込んだテストデータと同一のデータが読出しデータとして、常に出力されるとする。すなわち、読出しデータは、常に、32'

h0101 0101とする。

[0051]

モジュールAの比較器11aは、期待値、つまり書込みを行なったテストデータと、読出しデータとの比較を行なう。モジュールAでは、書込んだテストデータと同一のデータが読出しデータとして出力されるので、比較結果は等しくなる

[0052]

モジュールAの比較器 1 1 a は、エラーが発生したビット線対がなかったことを示す 3 2 ビットデータ、 3 2' h 0 0 0 0 0 0 0 をエラーデータとしてモジュールAのエラーレジスタ 1 2 a に出力する。

[0053]

一方、モジュールBでは、ロウアドレスが32'h0000 0002のときに、書込んだテストデータと異なるデータが読出しデータとして出力されるものとする(図6中の(1)に示す)。

[0054]

モジュールBの比較器 1 1 b は、期待値、つまり書込みを行なったテストデータと、読出しデータとの比較を行なう。モジュールBでは、書込んだテストデータと異なるデータが読出しデータとして出力されるので、比較結果は、異なる。

[0055]

モジュールBの比較器11bは、エラーがあったビット線対を特定する32ビットデータ、すなわち32'h0000 0010をエラーデータとして出力する(図6中の(2)に示す)。

[0056]

モジュールBのエラーレジスタ12bは、一度でもビット値が「1」となった ビットは、この値を保持する(図6中の(3)に示す)。

[0057]

上述の終了がすべてのロウアドレスについて行なわれた後、内部アドレスバスを介して、モジュールAのエラーレジスタ12aに保持されているエラーデータの読出しを指示するアドレス信号32'h1000 000が入力されると、

モジュールAのアドレスデコータ13 a およびトライステートバッファ14 a によって、モジュールAのエラーレジスタ12 a に保持されているエラーデータが内部データバス、および外部バスI/Fを介して外部へ出力される(図6中の(4)に示す)。

[0058]

また、内部アドレスバスを介して、モジュールBのエラーレジスタ12bに保持されているエラーデータの読出しを指示するアドレス信号32'h100000001が入力されると、モジュールBのアドレスデコータ13bおよびトライステートバッファ14bによって、モジュールBのエラーレジスタ12bに保持されているエラーデータが内部データバス、および外部バスI/Fを介して外部へ出力される(図6中の(5)に示す)。

[0059]

以上のように本実施の形態に係る半導体集積回路によれば、複数のモジュールを含む場合において、32個のカラムのエラーの有無を示す32ビットのエラーデータがエラーレジスタ12a, bに保持されるので、回路の規模を大きくすることなく、冗長回路の数よりもエラーの回数が多い場合でも、エラーのあったメモリセルが含まれるカラムをすべて特定したテストを行なうことができる。

[0060]

<第2の実施形態>

本実施の形態は、2つのバンクを含む半導体集積回路におけるメモリテストに 関する。

[0061]

(構成)

図7は、第2の実施形態に係る半導体集積回路の構成を示す。同図を参照して、この半導体集積回路200は、2つのバンクA, Bを有し、バンクAは、SRAMセルアレイ53aで構成され、バンクBは、SRAMセルアレイ53bで構成される。2つのバンクA, Bは、共通の内部アドレスバスおよび共通の内部データバスに接続される。2つのバンクA, Bは、通常時には、アドレス信号の17ビット目によって動作が制御される。

[0062]

また、この半導体集積回路200は、2つのバンクに共通のアドレスデコータ87およびOR回路90と、ゲート回路43a, bと、アドレスデコーダ13a, bと、比較器11a, bと、エラーレジスタ12a, bと、トライステートバッファ14a, bと、制御回路88a, bと、ワードドライバ85a, bと、OR回路91, 93と、インバータ92とを含む。

[0063]

アドレスデコータ87は、ロウコーダおよびカラムデコーダからなる。

ロウデコーダは、内部アドレスバスを通じて送られるアドレス信号の所定の複数ビットで構成されるロウアドレスにしたがって、活性化するバンクAおよびバンクBのワード線を特定する。

[0064]

カラムデコーダは、内部アドレスバスを通じて送られるアドレス信号の所定の 複数ビットで構成されるカラムアドレスにしたがって、バンクAおよびバンクB のカラムを選択する。カラムデコータは、メモリテストモード時には、すべての カラムを選択する。

[0065]

メモリテストモード時には、外部制御信号にしたがって、メモリテストモード信号が「1」(アサート)となる。また、通常時には、外部制御信号にしたがって、チップセレクト信号CS3が「1」(アサート)となるとともに、バンクAを選択するときには、アドレス信号の17ビット目が「1」となり、バンクBを選択するときには、32ビットのアドレス信号の17ビット目が「0」となる。

[0066]

OR回路90は、メモリテストモード信号が「1」(アサート)、またはチップセレクト信号CS3が「1」(アサート)のときに、アサートとなる信号を制御回路88a, bに出力する。

[0067]

OR回路91は、メモリテストモード信号が「1」(アサート)、またはアドレス信号の17ビット目が「1」のときに、アサートとなる信号を制御回路88

aおよびワードドライバ85aへ出力する。

[0068]

OR回路92は、メモリテストモード信号が「1」(アサート)、またはアドレス信号の17ビット目が「0」のときに、アサートとなる信号を制御回路88bおよびワードドライバ85bへ出力する。

[0069]

制御回路88aは、SRAMセルアレイ53aへのデータの書込み、およびSRAMセルアレイ53aへのデータの読出しの制御を行なう。制御回路88aは、OR回路90からの信号がアサートで、かつOR回路91からの信号がアサートのとき、つまり、メモリテストモード時、または通常時でチップおよびバンクAが選択されたときにのみ、バンクA(SRAMセルアレイ53a)へのデータの書込みまたは読出し処理を行なわせる。これによって、メモリテストモード時には、アドレス信号の17ビット目の値の如何に係らず、バンクA(SRAMセルアレイ53a)へのデータの書込みまたは読出しが行なわれる。

[0070]

ワードドライバ85aは、OR回路91からの信号がアサートのとき、つまり、メモリテストモード時、または通常時でバンクAが選択されたときに、バンクAのワード線を活性化する。

[0071]

制御回路88bは、SRAMセルアレイ53bへのデータの書込み、およびSRAMセルアレイ53bへのデータの読出しの制御を行なう。制御回路88bは、OR回路90からの信号がアサートで、かつOR回路93からの信号がアサートのとき、つまり、メモリテストモード時、または通常時でチップおよびバンクBが選択されたときにのみ、バンクB(SRAMセルアレイ53b)へのデータの書込みまたは読出し処理を行なわせる。これによって、メモリテストモード時には、アドレス信号の17ビット目の値の如何に係らず、バンクB(SRAMセルアレイ53b)へのデータの書込みまたは読出しが行なわれる。

[0072]

ワードドライバ85 bは、OR回路93からの信号がアサートのとき、つまり

、メモリテストモード時、または通常時でバンクBが選択されたときに、バンク Bのワード線を活性化する。

[0073]

再び、図7を参照して、ゲート回路43a, bと、アドレスデコーダ13a, bと、比較器11a, bと、エラーレジスタ12a, bと、トライステートバッファ14a, bとは、第1の実施形態と同様である。したがって、2つのバンクA, Bを含む半導体集積回路でも、メモリテストモード時には、2つのバンクに対して、同時にテストデータの書込みおよび読出しを行なうことができる。

[0074]

以上のように、本実施の形態に係る半導体集積回路によれば、複数のバンクを含むときでも、32個のカラムのエラーの有無を示す32ビットのエラーデータがエラーレジスタ12a, bに保持されるので、回路の規模を大きくすることなく、冗長回路の数よりもエラーの回数が多い場合でも、エラーのあったメモリセルが含まれるカラムをすべて特定することができるテストを行なうことができる

[0075]

<第3の実施形態>

本実施の形態は、2段階のテストを行なうメモリテストモード機能を有する半 導体集積回路に関する。

[0076]

(構成)

図8は、第3の実施形態に係る半導体集積回路の構成の概略を示す。同図を参照して、この半導体集積回路300は、CPU36と、プログラム回路30a, bと、ソフトヒューズレジスタ39a, bと、セレクタ38a, bと、救済制御回路81a, bとを含む。

[0077]

プログラム回路30a, bは、第1の実施形態で説明したものと同様であり、 各ヒューズの設定状態に応じた救済コードを出力する。

[0078]

ソフトヒューズレジスタ39a, bは、CPU36で生成された6ビットの救済コードが格納される。ソフトヒューズレジスタ30a, bには、初期値として6'b00000が保持されている。

[0079]

セレクタ38a, bは、プログラム回路30a, bから出力された救済コード、およびソフトヒューズレジスタ39a, bから出力された救済コードのいずれかを選択して、救済制御回路81a, bに出力する。

[0080]

CPU(プロセッサ)36は、専用のテストプログラムにより、2段階のテストを行なう。つまり、CPU36は、外部からのアドレス信号や制御信号に依拠することなく、専用のテストプログラムに従って、自らアドレス信号および制御信号を順次生成して、半導体集積回路300内の構成要素を制御することにより2段階のテストを行なう。

[0081]

各段階のテストにおいて、CPU36は、モジュールAおよびB内のすべてのワード線を順次立ち上げて、テストデータの書込みを行なわせた後、モジュールAおよびB内のすべてのワード線を順次立ち上げて、テストデータの読出しを行なわせる。つまり、CPU36は、このようなテストデータの書込みおよび読出しに必要なすべての制御信号、およびアドレス信号を生成して、関連する構成要素に与える。

[0082]

第1段階のテストでは、CPU36は、救済制御回路81a, bでの救済処理は行なわせない。第1段階のテストの結果、エラーがなかったときには、CPU36は、救済を行なう必要がない旨を外部へ通知し、エラーがあったときには、CPU36は、その救済コードをソフトヒューズレジスタ39a, bに格納させる。

[0083]

第2段階のテストでは、CPU36は、セレクタ38a, bにソフトヒューズ レジスタ39a, bから出力される救済コードを選択して救済制御回路81a, bに出力させて、救済制御回路81a, bにおいて、この救済コードに応じたスペアセレクタ制御信号を出力することにより、救済処理を行なわせる。第2段階のテストの結果、エラーがあったときには、CPU36は、救済は十分に行なわれなかった旨を外部へ通知し、エラーがなかったときには、その救済コードにより救済が十分に行なわれたことが確認されたので、CPU36は、救済コードを外部へ出力する。

[0084]

CPU36は、プログラム回路30a, bの各ヒューズ素子が、救済が十分に行なえると確認された救済コードを出力するように設定処理が行なわれた後は、モジュールA, Bへのデータの書込みおよび読出し時には、セレクタ38a, bにプログラム回路30a, bから出力される救済コードを選択して救済制御回路81a, bに出力させ、救済制御回路81a, bにおいて、この救済コードに応じたスペアセレクタ制御信号を出力させることにより、救済処理を行なわせる。

(動作)

[0085]

次に、図9に示すフローチャートを参照して、この半導体集積回路300の動作について説明する。

[0086]

まず、CPU36は、半導体集積回路300に第1段階のテストを行なわせる。すなわち、モジュールA, Bヘテストデータを書込ませ、モジュールA, Bからテストデータを読出させる。この第1段階のテストでは、救済制御回路81a, bでの救済処理は行なわせない(ステップS200)。

[0087]

第1段階のテストの結果、エラーレジスタ12a, bで保持されたエラーデータがCPU36に送られ、CPU36は、救済コードを生成する。生成された救済コードが6'b00000のとき、つまりエラーがなかったときには、CPU36は、救済を行なう必要がない旨を外部へ通知する(ステップS201、S207)。

[0088]

一方、生成された救済コードが6' b00000以外のとき、つまりエラーがあったときには、CPU36は、その救済コードを対応するモジュールのソフトヒューズレジスタ39aまたは39bに格納させる(ステップS201、S202)。

[0089]

次に、CPU36は、半導体集積回路300に第2段階のテストを行なわせる。すなわち、モジュールA、Bヘテストデータを書込ませ、モジュールA、Bからテストデータを読出させる。この第2段階のテストでは、CPU36は、セレクタ38a、bにソフトヒューズレジスタ39a、bから出力される救済コードを選択して救済制御回路81a、bに出力させる。救済制御回路81a、bでは、この救済コードに応じたスペアセレクタ制御信号を出力することにより、救済処理が行なわれる(ステップS203)。

[0090]

次に、第2段階のテストの結果、エラーレジスタ12a, bで保持されたエラーデータがCPU36に送られ、CPU36は、救済コードを生成する。生成された救済コードが6'b00000以外のとき、つまりエラーがあったときには、CPU36は、救済は十分に行なわれなかった旨を外部へ通知する(ステップS204、S207)。

[0091]

一方、生成された救済コードが6'b00000のとき、つまりエラーがなかったときには、その救済コードにより救済が十分に行なわれたことが確認されたので、CPU36は、救済コードを外部へ出力する(ステップS205)。

[0092]

そして、プログラム回路30a, bの各ヒューズ素子が、この救済コードを出力するように設定処理が行なわれる。そして、これ以降のモジュールA, Bへのデータの書込みおよび読出し時には、CPU36は、セレクタ38a, bにプログラム回路30a, bから出力される救済コードを選択して救済制御回路81a, bに出力させる。救済制御回路81a, bでは、この救済コードに応じたスペアセレクタ制御信号を出力することにより、救済処理が行なわれる(ステップS

206)

[0093]

以上のように本実施の形態に係る半導体集積回路によれば、第1段階のテストの結果生成された救済コードをソフトヒューズレジスタ39a, bに格納させて、第2段階のテストで、このソフトヒューズレジスタ39a, b内の救済コードで救済が可能かどうかの確認を行ない、救済が可能と確認されてはじめて、プログラム回路30a, b内のヒューズ素子の設定処理を行なうので、ヒューズ素子を誤って切断するのを防止することができる。

[0094]

<変形例>

本発明は、上記の実施形態に限定されるものではなく、たとえば以下の変形例も含まれる。

[0095]

第1の実施形態では、2つのモジュール内のSRAMセルアレイのサイズが異なる場合について説明したが、2つのモジュール内のSRAMセルアレイのサイズが同一であってもよい。

[0096]

また、第2の実施形態では、2つのバンク(SRAMセルアレイ)のサイズが同一である例について説明したが、これに限定するものではなく、2つのバンク(SRAMセルアレイ)のサイズが異なってもよい。異なる場合には、たとえば、第1の実施形態のように、サイズの小さいバンクの方に、アドレス信号の18ビット目と19ビット目が「00」のときのみ、読出しまたは書込み処理が行なわれ、アドレス信号の18ビット目と19ビット目が「01」のとき、「10」のとき、または「11」のときには、読出しまたは書込み処理が行なわれないようにするような回路が必要となる。

[0097]

今回開示された実施の形態はすべての点で例示であって制限的なものではない と考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範 囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更 が含まれることが意図される。

[0098]

【発明の効果】

この発明に係わる半導体集積回路によれば、テストモード時に、活性化された ワード線に接続されている各メモリセルから読出されたデータの値と、各メモリ から読出されるべき期待値とを、カラムごとに比較する比較器と、比較器による 比較結果に基づくエラーデータを累積保持するエラーレジスタとを備え、エラー データの各ビットは、対応するカラムについての比較器による比較結果を示し、 各ビットは、前記対応するカラムについての比較結果がどのワード線を活性化し たときでも常に等しいときには、第1の論理値をとり、対応するカラムについて の比較結果が一度でも異なるときには、第2の論理値をとるので、回路の規模を 大きくすることなく、冗長回路の数よりもエラーの回数が多い場合でも、エラー のあったメモリセルの位置(つまりどのカラムに含まれるか)をすべて特定した テストを行なうことができる。


【図面の簡単な説明】

- 【図1】 第1の実施形態に係る半導体集積回路の構成を示す図である。
- 【図2】 不良カラムと救済コードとの対応を示す図である。
- 【図3】 欠陥救済に関連する構成を示す図である。
- 【図4】 各ヒューズ素子の状態と救済コードのビットとの対応を示す図である。
- 【図5】 ヒューズ素子の状態とスペアセレクタ制御信号との対応を示す図である。
 - 【図6】 テスト動作に係る各種信号の時間変化を示す図である。
 - 【図7】 第2の実施形態に係る半導体集積回路の構成を示す図である。
- 【図8】 第3の実施形態に係る半導体集積回路の構成の概略を示す図である。
- 【図9】 第3の実施形態におけるテスト処理の動作手順を示すフローチャートである。

【符号の説明】

4 救済コード生成回路、5a,5b,85a,85b ワードドライバ、6a,6b、13a,13b,87 アドレスデコータ、7a,7b,88a,88b 制御回路、8 外部バスI/F、9a,9b 入出力回路、10a,10b,14a,14b トライステートバッファ、11a,11b 比較器、12a,12b エラーレジスタ、20 NOR回路、21 AND回路、22,23,90,91,93 OR回路、92 インバータ、30a,30b プログラム回路、31a,31b デコーダ、36 CPU、35,38a,38bセレクタ、39a,39b ソフトヒューズレジスタ、41a,41b,43a,43b ゲート回路、51a,51b,53a,53b SRAMセルアレイ、81a,81b 救済制御回路、100,200,300 半導体集積回路。


【書類名】 図面



【図2】

不良		救済コード					
カラム	CO	C1	C2	C3	C4	C5	
なし	0	0	0	0	0	0	
0	0	0	0	0	0	1	
1	0	0	0	0	1	1	
2	0	0	0	1	0	1	
3	0	0	0	1	1	1	
4	0	0	1	0	0	1	
5	0	0	1	0	1	1	
6	0	0	1	1	0	1	
7	0	0	1	1	1	1	
8	0	1	0	0	0	1	
9	0	1	0	0	1	1	
10	0	1	0	1	0	1	
11.	0	1	0	1	1	1	
12	0	1	1	0	0	1]	
13	0	1	1	0	1	1	
14	0	1	1	1	0	1	
15		1	1	1 ·	1	1	
16	1	0	0 0		0	1	
17	1	0	0	0	1	1	
18	1	. 0	0	1	0	1	
. 19				1	1	1	
20	1	0	1	0	0	1	
21	21 1 0 1 0			1	1		
22	22 1 0 1 1			0	1		
23	1	0	1	1	1	1	
24	1	1	0	0	0	1	
25	1	1	0	0	1	1	
26	1	1	0	1	0	1	
27	1 .	1	0	1 -	1 .	1	
28	1	1 1 0			Ò	1	
29	1	1	1	0	. 1	0	
30	1	1	1	1	0	1	
31	1	1	1	1	1	1	

【図3】



【図4】

<u></u>	
ヒューズ素子	救済コードビット
F0:非切断	C0=0
F0:切断	C0=1
F1:非切断	C1=0
F1:切断	C1=1
F2:非切断	C2=0
F2:切断	C2=1
F3:非切断	C3=0
F3:切断	C3=1
F4:非切断	C4=0
F4:切断	C4=1
F5:非切断	C5=0
F5:切断	C5=1


【図5】

ヒューズ素子の状態スペアセレクタ制御信号[0:31]F0 F1 F2 F3 F4 F5(スペアデコーダ出力値)	0000 0000
() — () (() ()	0000 0000
1	0000 0000
0 0 0 0 0 0 0000 0000 0000 0000 0000 0	
0 0 0 0 0 1 1111 1111 1111 1111 1111 1111 1	111 1111
0 0 0 0 1 1 0111 1111 1111 1111 1111 1	111 1111
0 0 0 1 0 1 0011 1111 1111 1111 1111 1	111 1111
0 0 0 1 1 1 0001 1111 1111 1111 1111 1	111 1111
0 0 1 0 0 1 0000 1111 1111 1111 1111 1	111 1111
0 0 1 0 1 1 0000 0111 1111 1111 1111 1	111 1111
0 0 1 1 0 1 0000 0011 1111 1111 1111 1	111 1111
0 0 1 1 1 1 0000 0001 1111 1111 1111 1	111 1111
0 1 0 0 0 1 0000 0000 1111 1111 1111 1	111 1111
0 1 0 0 1 1 0000 0000 0111 1111 1111 1	111 1111
0 1 0 1 0 1 0000 0000 0011 1111 1111 1	111 1111
0 1 0 1 1 1 0000 0000 0001 1111 1111 1111 1	111 1111
0 1 1 0 0 1 0000 0000 0000 1111 1111 1111 1	111 1111
	111 1111
0 1 1 1 0 1 0000 0000 0000 0011 1111 1111 1	111 1111
0 1 1 1 1 1 0000 0000 0000 0001 1111 1111 1	111 1111
1 0 0 0 0 1 0000 0000 0000 0000 1111 1111 1	111 1111
1 0 0 0 1 1 0000 0000 0000 0000 0111 1111 1	111 1111
	111 1111
1 0 0 1 1 1 0000 0000 0000 0000 0001 1111 1	111 1111
	111 1111
	111 1111
	111 1111
	111 1111
	111 1111
	111 1111
· · · · · · · · · · · · · · · · · · ·	011 1111
	001 1111
l e la companya de l	000 1111
	000 0111
	000 0011
1 1 1 1 1 0000 0000 0000 0000 0000 0000 000	000 0001


【図6】

(5)					\ 		·.			(E)
	E2	1000	œ	0000	川		0000			0000
	E1	1000	ж	0000			0000			0000
(4) Y										
	8	0000	œ	0101	0101	0000	0000	0101	0000	0000
	7	0000	≥	0101					(3)	
	9	0000	œ	0101	0101	0000	0000	010	0000	0000
	ည	0000	8	0101				M	M	
	4	0000	œ	0101	0101	0000	0000	0101	0000	0000
	က	0000	*	0101						
	2	0000	œ	0101	0101	0000	0000	0101	0000	0000
	-	0000	×	0101						
	サイクル	内部アドレスバス	R/W	内部データバス	モジュールAのSRAMセル アレイ51aからの読出しデータ	モジュールAの 比較器IIaの出力	モジュールAのエラーレジスタ 12a内のエラーデータ	モジュールBのSRAMセル アレイ51bからの読出しデータ	モジュールBの 比較器11bの出力	モジュールBのエラーレジスタ 12b内のエラーデータ


【図7】



【図8】



[図9]



【書類名】 要約書

【要約】

【課題】 回路の規模を大きくすることなく、冗長回路の数よりもエラーの回数が多い場合でも、エラーのあったメモリセルの位置をすべて特定したテストを行なう半導体集積回路を提供する。

【解決手段】 テストモード時に、比較器 1 1 a, b は、活性化されたワード線に接続されている各メモリセルから読み出されたデータの値と、各メモリから読出されるべき期待値とを、カラムごとに比較する。エラーレジスタ 1 2 a, b は、比較器 1 1 a, b による比較結果に基づくエラーデータを保持する。エラーデータの各ビットは、対応するカラムについての比較器による比較結果を示す。この各ビットは、対応するカラムについての比較結果がどのワード線を活性化したときでも常に等しいときには、「0」となり、対応するカラムについての比較結果が一度でも異なるときには、「1」となる。

【選択図】 図1

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社